3D

3D IC产业链依制程可概略区分成3大技术主轴，分别是前段(Front-end)、中段(Middle-end)及后段(Backend)。前段制程涵盖芯片前段CMOS制程、晶圆穿孔、绝缘层(Isolation)、铜或钨电镀(Plating)，由晶圆厂负责。为了日后芯片堆叠需求，TSV芯片必须经过晶圆研磨薄化(Wafer Thinning)、布线(RDL)、晶圆凸块等制程，称之为中段，可由晶圆厂或封测厂负责。

后段则是封装测试制程，包括晶圆切割、芯片堆叠、覆晶、覆晶强化(Underfill)、高分子封模(Molding)、雷射印码等。 在芯片堆叠技术中，有晶圆-晶圆堆叠(Wafer-to-Wafer Stacking)、芯片-晶圆堆叠(Die-to-Wafer Stacking)、芯片-芯片堆叠(Die-to-Die Stacking)等3种。透过薄化TSV芯片堆叠将可充分利用厚度方向优势，实现高传输速度、芯片级微型化封装，满足可携式电子产品轻、薄趋势。